비디오: 패턴도그리기 연습과제6 - OR논리회로 2024
전자 제품의 의미에서 플립 플롭 은 게이 티드 래치의 특수 유형입니다. 플립 플롭과 게이팅 된 래치의 차이점은 플립 플롭에서 클럭 입력에 HIGH 신호가있을 때만 입력을 활성화 할 수 없다는 것입니다.
대신 입력은 CLOCK 입력의 전환 에 의해 활성화됩니다. 따라서 클록 입력이 로우에서 하이로 전환되는 순간에 입력이 잠시 활성화됩니다. 클럭이 HIGH 설정에서 안정화되면 플립 플롭의 출력 상태가 다음 클럭 펄스까지 래칭됩니다.
플립 플롭은 플립 플롭을 트리거하는 클럭 신호의 에지이기 때문에 종종 에지 트리거 됨 이라고합니다. 클럭 기반 컴퓨터 회로에 사용되는 경우 에지 트리거링은 회로 설계자가 수백 또는 수천 개의 플립 플롭을 포함하는 회로의 타이밍을보다 효과적으로 제어 할 수 있도록 도와주기 때문에 중요한 특징입니다. 플립 플롭 (flip-flop)이 앞 가장자리에만 반응 할 수있게하는 회로는 꽤 복잡 할 수 있습니다. 가장 간단한 방법 중 하나는 클럭 입력을 NAND 게이트에 공급하고 다리 중 하나를 인버터를 통과시키는 것입니다. 이것은 모든 로직 게이트에서 신호가 입력에 도착한 시간과 올바른 신호가 출력에 도달하는 시간 사이에 매우 작은 지연이 있기 때문에 가능합니다.
처음에는 클럭 입력이 LOW입니다. 인버터는 NAND 게이트 (1로 표시된)에 대한 첫 번째 입력을 HIGH로 만들고 두 번째 입력은 LOW로 만듭니다. 입력이 모두 HIGH가 아니기 때문에, 지점 2에서 NAND 게이트의 출력은 HIGH이다. 두 번째 인버터는 NAND 게이트 출력을 반전하므로 포인트 3에서 회로의 최종 출력은 클록 입력과 마찬가지로 LOW이다.
클럭 입력이 하이가되면 NAND 게이트에 대한 두 번째 입력이 즉시 하이로 바뀝니다. 그러나 인버터가 반응하려면 수 밀리 초가 걸리므로 몇 밀리 초 동안은 인버터의 출력이 여전히 HIGH입니다. 따라서, NAND 게이트에 대한 두 입력은 수 밀리 초 동안 HIGH이고, 이는 포인트 2에서의 NAND 게이트로부터의 출력을 LOW로 만든다. 그런 다음, 두 번째 NOT 게이트는 NAND 게이트 출력을 반전 시키므로 신호의 지점 3에서 출력이 잠시 동안 HIGH가됩니다. 첫 번째 NOT 게이트가 캐치되고 그 출력이 LOW가되면 (지점 1), NAND 게이트는 지점 2에서 출력을 HIGH로 설정함으로써 LOW 및 HIGH 입력에 응답한다. 두 번째 NOT 게이트는 회로의 최종 결과는 긴 클록 펄스가 짧은 클럭 펄스로 변환된다는 것이다.펄스 간의 지속 시간은 동일하게 유지되지만 펄스의 HIGH 부분은 훨씬 더 짧아집니다. 플립 플롭은 안정된 클록 펄스를 사용하는 회로에서 사용하도록 설계된다. 플립 플롭 회로에 클럭 펄스를 제공하는 쉬운 방법은 555 타이머 IC를 사용하는 것이다. 그러나 플립 플롭의 CLOCK 입력에 대한 입력 소스는 실제 클럭 일 필요는 없다. 푸시 버튼에 의해 트리거되는 원샷 입력 일 수도 있습니다.
